Aller au contenu

ARM Cortex-A55

Un article de Wikipédia, l'encyclopédie libre.
ARM Cortex-A55
Informations générales
Production 2017
Concepteur ARM Holdings
Performances
Fréquence 1,25[1] GHz à 2,31[1] GHz
Taille du cache
Niveau 1 par coeur :
32–128 KB (16–64 KB I-cache avec parité, 16–64 KB D-cache)
Niveau 2 64–256 KB
Niveau 3 512 KB – 4 MB

Spécifications physiques
Cœur 1–8 par cluster,
plusieurs clusters possibles
Architecture et classification
Architecture ARMv8.2-A
Famille Cortex-A

Produits, marques, modèles, variantes
Historique

Le Cortex-A55 est un processeur implémentant le jeu d'instructions ARMv8.2-A 64 bits conçu par ARM Holding plc, et annoncé en . Il s'agit d'un processeur avec pipeline superscalaire à exécution dans l'ordre, destiné à remplacer le Cortex-A53.

Architecture

[modifier | modifier le code]

Le Cortex-A55 est destiné à remplacer le Cortex-A53 datant de 2014. D'après ARM, le Cortex-A55 aurait, par rapport à son prédécesseur, des performances supérieures de 18 %, une efficacité énergétique meilleure de 15 % et une prédiction de branchements améliorée[2].

Avec le Cortex-A75, ces deux processeurs sont les premiers modèles d'ARM à supporter la technologie DynamIQ[3],[4], succédant au big.LITTLE en apportant une meilleure flexibilité à la conception des puces (typiquement des configurations du type 1 cœur big et 7 LITTLE). Ces deux processeurs permettent également l'ajout d'un cache L3, ce qui n'était pas le cas du Cortex-A53[3].

Implémentations

[modifier | modifier le code]

Lien externe

[modifier | modifier le code]

Notes et références

[modifier | modifier le code]
  1. a et b (en) Mike Demler, SC9863 Is First Cortex-A55 Octa-Core, The Linley Group, (lire en ligne)
  2. (en) « A closer look at ARM’s new Cortex-A75 and Cortex-A55 CPUs », sur Android Authority, (consulté le )
  3. a et b (en-US) Matt Humrick, « Exploring DynamIQ and ARM’s New CPUs: Cortex-A75, Cortex-A55 (archivé depuis l'original) », sur www.anandtech.com (consulté le )
  4. (en-US) Vlad Savov, « ARM’s new processors are designed to power the machine-learning machines », sur The Verge, (consulté le )